 |
| 삼성전자 평택캠퍼스.(사진=삼성전자) |
2nm(나노미터, 10억분의 1m) 패권을 둘러싼 파운드리(반도체 위탁생산) 경쟁이 격화되고 있다. TSMC가 2나노 고객으로 글로벌 대형 빅테크 기업들을 확보한 가운데, 인텔은 업계에서 가장 빠르게 2나노 양산을 예고했다. 이에 맞서는 삼성전자는 3나노 노하우를 앞세워 2나노에도 안정적인 양산을 자신하고 있다.
29일 대만 디지타임스 등 외신에 따르면 TSMC는 2나노 고객으로 애플과 엔비디아, 인텔 등 글로벌 빅테크 기업을 확보했다. 이 중 첫 2나노 고객은 애플로 2025년 출시될 아이폰17의 모바일 AP(어플리케이션 프로세서)에 적용될 것으로 보인다. 인텔은 차기 CPU ‘노바레이크’ 시리즈에 TSMC 2나노 공정을 적용한다는 방침이다.앞서 TSMC는 지난달 애플과 엔비디아 등 주요 고객을 대상으로 한 단계 진보된 2나노 프로토타입 칩을 선보인 바 있다. TSMC는 외신에 “N2(2나노) 기술 개발이 순조롭게 진행되고 있으며 2025년 대량 생산을 목표로 하고 있다”면서 “업계에서 가장 진보된 반도체 기술”이라고 자신했다.
네덜란드 장비 기업 ASML로부터 High-NA EUV(극자외선) 장비를 가장 먼저 공급받은 인텔은 올해 중 2나노 칩 양산이 목표다. 내년 중 2나노 돌입이 예상되는 삼성전자, TSMC에 비해 한 발 빠르다. EUV는 반도체 미세 공정의 핵심 장비로 삼성도 탐낸 3나노 이하 초미세 공정 구현용 첨단 장비다.
양사의 공통점은 2나노부터 GAA(게이트 올 어라운드)를 적용한다는 점이다. GAA는 반도체를 구성하는 트랜지스터 게이트(전류가 오가는 문)와 채널(전류가 흐르는 길)이 닿는 면을 4개로 늘린 구조다. 기존 공정 기술인 핀펫(FinFET)은 게이트와 채널이 닿는 면이 3개였다. 흐르는 전류량이 많은 만큼 GAA의 데이터 처리 속도와 전력 효율이 더 높다.
GAA 기술에서는 삼성전자가 앞서나가고 있다. 2나노부터 적용하는 양사와 달리 삼성 파운드리는 3나노부터 이 기술을 접목시키며 노하우를 쌓은 것이다. 새 기술을 적용해 상용화하기까지 상당한 시간과 비용이 소요된다는 점을 고려하면, 삼성이 양사에 비해 빠른 속도로 수율을 안정화시킬 수 있는 셈이다. 한 업계 관계자는 “초미세 공정 부분에서 삼성이 치고 나갈 가능성도 적지 않다”고 봤다.
이와 함께 3사 모두 2나노부터 후면전력공급 기술을 적용한다. 후면전력공급(BSPDN)은 반도체를 작동시키는 전력을 웨이퍼 뒷면에서 공급하는 기술이다. 아직까지 상용화된 사례는 없다.
본래 반도체는 전면에 회로와 전력선이 있었으나, 회로 미세화로 간격이 좁아지면서 두 가지를 전면에 함께 배치하기 힘들어졌다. 성능에 악영향을 미쳤기 때문이다. BSPDN은 이 같은 부분을 해결할 혁신 기술로 주목받고 있다.
업계에서는 인텔이 BSPDN에서 가장 앞서나가고 있는 것으로 평가한다. 인텔은 인텔4(7나노급) 공정에서 자체 후면전력공급 기술 ‘파워비아’를 적용해 성공한 바 있다. 대만 TSMC는 해당 기술을 2026년 적용을 목표로 개발 중이다. 삼성전자는 BSPDN 기술의 면적, 배선길이 등 문제점을 개선했지만 적용사례를 발표한 적은 없다.
반도체 업계 관계자는 “현재 2나노에서는 고객사를 확보한 TSMC가 가장 앞서고 있는 것으로 보인다”면서도 “기술 노하우에서 앞서가는 삼성과 최근 발빠른 행보를 보이고 있는 인텔이 1위를 추격하는 양상”이라고 설명했다.
전화평 기자 peace201@viva100.com
